- 유관기관
- 전북대 산학협력단
- 서울대 반도체공동연구소
- 경북대 반도체공정교육센터
- 연구기관
- ETRI(한국전자동신연구원)
- 한국전기연구원
- 한국광기술원
- 나노종합기술원
- 한국나노기술원
- 관련정부부처 및 재단
- 교육부
- 과학기술정보통신부
- 정보통신산업진흥원
- 산업통상자원부
- 한국연구재단
- 한국산업기술평가관리원
장비 > BER Tester
BER Tester | |||||
---|---|---|---|---|---|
작성자 | 관리자 | 등록일 | 21-03-25 17:18 | 조회 | 340 |
제작사 | Anritsu | 모델명 | 모델명 없음 | 도입연도 | 2008-04-30 |
용도 | 비트 에러 레이트 측정 | ||||
1. OperationFrequencyRange:100Mto12.5bps 2. Data input ? Input waveform : NRZ ? Input amplitude : 0.1 to 2.0 Vp-p ? Threshold voltage variable range : -3.5 to +3.3Vp-p(1mV steps) ? Phase margin : ?60ps(typical value at 12.5 Gb/s PRBS 231-1) ? Input Sensitivity : 10mVp-p ? Termination : 50ohm ? Termination voltage : -2.5 to 3.5V/10 mV step ? Connector : SMA 3. Clock input ? Input waveform : Rectangular wave(<0.5GHz) Rectangular or sine wave (≥0.5GHz) ? Input voltage : 0.25 to 2.0Vp-p ? Termination Voltage : -2.5 to 3.5V/ 10mV step ? Connector : SMA 4.Receive Pattern ? Pseudorandom binary sequence pattern(PRBS) - Pattern : 2n-1(n:791115202331) - Mark ratio : 1/2 1/4 1/8 0/8(3/4 7/8 8/8 are possible with logic inversion) ? Data pattern length : 2 to 134217728 bits/CH ? Zero substitution pattern - zero bit length : 1 to (pattern length-1) bit - pattern length: 2n(n:7911152023) ? Detection Item: Total Error Insertion Error Omission Error Transition Error Non-Tran |
|||||
첨부파일 |
BER.jpg |